LM40PB-L

LM40PB-L, eksiksiz bir 40 nm sınıfı düşük güç kitidir: silisyum oksinitrür kapı oksitli planar bulk transistörler, üç eşik gerilimi türü, iki hücre yüksekliği ve dokuz katmanlı bakır ara bağlantı. Ailenin referans kitidir ve karakterize edilmiş, denetlenmiş kütüphanelere kadar götürülen ilk kittir.

Neden 40 nm

40 nm nesli, üretimde hâlâ en çok kullanılan teknolojilerden biridir: mikrodenetleyiciler, bağlantı çipleri, güç yönetimi, otomotiv ve IoT çipleri. Aynı zamanda klasik planar transistörün son neslidir; bu da onu ailemizdeki her karşılaştırma için doğal bir başlangıç noktası yapar: kapı kanalı sardığında, kablolar daraldığında, besleme gerilimi düştüğünde neyin değiştiğini görmek için.

Teknoloji özeti

Transistörler

Her tür, kapalı durum kaçak akımı ve açık durum sürüş akımı için kaynaklı hedeflere ve kaynaklı kapı kapasitansına göre fit edilmiştir; böylece hem hız hem anahtarlama enerjisi gerçekçidir.

Ara bağlantı

Yerel bağlantılar için 113 nm aralıktan güç için 729 nm aralığa kadar dokuz bakır katman. Direnç, dar bakır hatların boyut etkisini (yüzey ve tane sınırı saçılması) içerir; via'lar da yayımlanmış bir 45 nm referansına kalibre edilmiş bir arayüz terimiyle modellenir.

Standart hücreler

• Kütüphane başına 130 hücre: evirici ve tamponlar, 2–4 girişli NAND/NOR/AND/OR, 21'den 222'ye AOI/OAI, MUX, XOR/XNOR, latch, reset'li ve reset'siz flip-flop'lar, saat kapısı, tie, dolgu, well tap ve dekuplaj hücreleri; X1–X8 sürüş güçleri.
• Üç eşik gerilimi türünün hepsinde 9 track'lik kütüphaneler: mm² başına yaklaşık 2,2 milyon NAND2 kapısı yoğunluğu.
• Performans açısından kritik bloklar için hücre başına yaklaşık %40 daha güçlü transistörlere sahip 12 track'lik kütüphane (zamanlama karakterizasyonu sürüyor).

Zamanlama ve güç

9 track'lik kütüphaneler 13 proses, gerilim ve sıcaklık köşesinde karakterize edilmiştir: SVT için beş proses köşesinin hepsi, HVT ve LVT için tipik, yavaş-sıcak ve hızlı-soğuk. Tipik köşede FO4 evirici gecikmesi yaklaşık 23 ps (SVT) ve 16 ps'dir (LVT).

Doğrulandı

• Her hücre çizilmiş seriminden: bağımsız olarak çıkarıldı ve mantık fonksiyonu test edildi; kütüphane başına 130/130.
• Fit edilmediği 45 nm sınıfı referanslara karşı (kapı kapasitansı, kat başına gecikme, sürüş akımı, giriş kapasitansı, via direnci, hücre alanı): hepsi bant içinde.
• Gerçek mantık yollarının transistör seviyesi simülasyonuna karşı (gerçek giriş vektörleriyle sürülen 8×8 bir çarpıcı ve bir sayaç): zamanlama kütüphaneleri baştan sona güvenli tarafta kalıyor; ortalama sapma yaklaşık %2.

Bu denetimler yayımdan önce gerçek sorunları da bulup düzeltti; aralarında yalnızca tek bir anahtarlama yönü için ölçülmüş XOR ve MUX zamanlama tabloları ile en hızlı giriş durumlarında ölçülmüş AOI/OAI tabloları var. Hepsi belgelenmiştir.

Öne çıkan analiz: yaşlanma

Bir çip 125 °C'de on yıl geçirdikten sonra ne kadar yavaşlar? İki temel transistör yıpranma mekanizmasını yayımlanmış 40 nm sınıfı ölçümlerden modelliyoruz:

• pMOS'ta sıcaklık-gerilim kararsızlığı (BTI): transistör her açık olduğunda eşik gerilimini yükseltir;
• nMOS'ta sıcak taşıyıcı enjeksiyonu (HCI): transistöre anahtarlama sırasında hasar verir.

Bozulmuş transistörler, herhangi bir zamanlama aracının doğrudan kullanabileceği yaşlanmış zamanlama kütüphanelerine karakterize edilir. Nominal gerilimde on yıl, pMOS eşik gerilimini tipik kullanımda yaklaşık 40 mV, sürekli zorlamada 60 mV'a kadar kaydırır.

Kaynaklar

Uluslararası yol haritası tabloları (ITRS 2009), yayımlanmış 45 nm proses makaleleri, FreePDK45 araştırma kiti ve hakemli güvenilirlik ölçümleri.