Büyük tasarımınız için test edilmiş yapı taşları.
Lumina Blocks, büyük sistemler için başlangıç noktalarıdır: silikon IP standardında yazılmış ve doğrulanmış, Lumina ile birlikte sunulan SystemVerilog bileşenleri. Her blok, standardının yayımlanmış uyumluluk test vektörleriyle denetlenir, AMD, Altera ve Efinix cihazlarında aynı kaynaktan derlenir ve bir C++ modeli, bir C sürücüsü, register tanımları ve bir entegrasyon kılavuzuyla teslim edilir.
Uyumluluk: CAVP · ACVP · IEEE 1619 Annex B · SP 800-22 · LZ4 ve Snappy format spesifikasyonları
LM-AES-GCM
v0.2.0AES-GCM kripto motoru
Saat başına bir blok · Tamamen unrolled şifreleyici · Donanımda tag doğrulama · Her FPGA'ya taşınabilir
LM-AES-XTS
v0.1.0AES-XTS depolama şifreleme/şifre çözme motoru
Saat başına bir blok · Register gerektirmeyen sektör pipeline'ı · Entegre anahtar genişletme · Her FPGA'ya taşınabilir
LM-DRBG
v0.1.0Deterministik rastgele bit üreteci
SP 800-90A CTR_DRBG · Türetme fonksiyonlu AES-256 · Tahmin direnci · Her yolda sağlık testleri
LM-SHA3
v1.0.0SHA-3 hash kripto motoru
Yüksek bant genişliği · Sabit gecikmeli permütasyon · Register tabanlı konfigürasyon · Her FPGA'ya taşınabilir
LM-TRNG
v0.1.0Gerçek rastgele sayı üreteci
Ring osilatör entropi kaynağı · SP 800-90B sağlık testleri · AIS-31 toplam arıza tespiti · Her FPGA'ya taşınabilir
LM-PQC-D
v0.1.0ML-DSA dijital imza motoru
Yapısı gereği zamanlama ve SPA dirençli · Hedged ya da deterministik imzalama · Üç parametre setinin tamamı · Her FPGA'ya taşınabilir
LM-PQC-K
v0.3.0ML-KEM anahtar kapsülleme motoru
Yapısı gereği zamanlama ve SPA dirençli · Çalışma öncesi öz test · Üç parametre setinin tamamı · Her FPGA'ya taşınabilir
LM-LZS-D
v0.1.0LZ4/Snappy veri açıcı
Saat başına 8 bayta kadar · Otomatik format tespiti · Hangi denetimin başarısız olduğunu söyleyen hatalar · Her FPGA'ya taşınabilir
LM-LZS-E
v0.1.0LZ4/Snappy veri sıkıştırıcı
Standartlara uygun çerçeveleme doğrudan bloktan · Yapılandırılabilir arama penceresi · Sıkıştırılmamış blok yedeği · Her FPGA'ya taşınabilir
Kurduğunuz sistem için bileşenler.
Silikon IP gibi doğrulanır
Uyumluluk test vektörleri, formal denetimler ve ölçülmüş FPGA sonuçları: üretim IP'lerinden beklenen kanıtların aynısı.
Üzerine inşa etmek için
Sade AXI4 arayüzleri ve SystemRDL ile IP-XACT register tanımları; blok kapalı bir kutu değil, tasarımınızın bir parçası olur.
Lumina'ya hazır
Her blok Lumina'da simüle edilir, lint'ten geçer ve denetlenir; bir Lumina akışına doğrudan eklenir, testleri olduğu gibi çalışır.
Silikona hazır IP partnerlerden
Lumina Blocks başlangıç noktalarıdır ve IP garantisi içermez. Tamamlanmış, garantili IP ve VIP'ler Lumina IP partnerlerinden gelir.
IP partnerleriBüyük bir sistemin sıradaki yapı taşları.
Lumina Blocks, eksiksiz sistemlere doğru büyüyor. Şu aileler geliştiriliyor.
- Planlanıyor
RISC-V çekirdekleri
Etrafında sistem kurabileceğiniz RISC-V işlemci çekirdekleri.
- Planlanıyor
GPU
Grafik ve paralel hesaplama motorları.
- Planlanıyor
AXI altyapısı
AXI4 sistemleri için crossbar'lar, köprüler, genişlik ve saat dönüştürücüler.
- Planlanıyor
Arayüzler
Çevre birimi ve çipler arası arayüzler.
- Planlanıyor
Interconnect
Çip içi interconnect ve network-on-chip (NoC) yapıları.
Talep üzerine, Lumina ile birlikte.
Ne geliştirdiğinizi ve hangi bloklara ihtiyaç duyduğunuzu bize yazın. Bir mühendisimiz datasheet'ler ve koşullarla size geri dönsün.
Lumina Blocks talebi
hello@lumeeslab.comEklemeniz faydalı olur
- İlgilendiğiniz bloklar
- Kurduğunuz sistem ve hedefi: FPGA ya da ASIC
- Lumina'yı kullanıp kullanmadığınız ya da kullanmak isteyip istemediğiniz